歴代受賞者一覧

受賞者紹介
高木 信一(たかぎ しんいち) 昭和34年8月25日生まれ
東京大学大学院新領域創成科学研究科基盤科学研究系
基盤情報学専攻 教授

Si MOS電界効果トランジスタにおけるキャリア輸送と新素子構造に関する研究

携帯電話やパソコンから、DVDレコーダや自動洗濯機に至るまで、現代社会を支える多くの電子機器には、情報処理のための多様な集積回路が入っている。なかでも、高度で多彩な情報処理機能を持つマイクロプロセッサ(MPU)は高度情報化社会を支える基幹素子である。MPUの性能は、過去30年間に10万倍以上の向上を遂げてきた。このMPUの驚くべき性能向上によって、今日のインターネット社会、デジタル放送などが実現されている。

親指の爪ほどの最先端MPUの中には、MOS電界効果トランジスタ(MOSFET)とよばれる微小なスイッチ素子が1億個以上も集積化され、データの蓄積や処理を行っている。

MPUの性能は、MOSFETのスイッチ速度に比例するが、このスイッチ速度は、FETの伝導層を走る電子の動きやすさ(移動度)で決定される。MOSFETの伝導層は極めて狭く、その内部の電子は量子的なサイズ効果を受けるため、電子移動度を決定する機構は極めて複雑となる。このため、移動度の決定機構の理論的な解明は容易ではなく、経験的に蓄積されたデータに基づく素子設計と開発が行われてきた。

高木氏は、様々な種類のMOSFETについて電子の移動度を網羅的に調べ、それらが普遍的な統一モデルで記述・整理できることを実験的に明らかにした。この成果は、素子特性を予測するシミュレータに組み込まれ、新規構造素子の設計や動作解析に利用されている。さらに、同氏はシリコン結晶に歪が加わった時の伝導層に注目し、電子の移動度が大きく変化する事実を理論的に解析・検討した。これに基づき、歪み入りのシリコンの特色を活かし、薄膜伝導層を絶縁膜上に形成した各種のSOI構造の研究を推進し、MOSFETの性能向上の新たな道を開いている。

高木氏は、この新素子構造を開発する過程で、(1)原子半径の大きなGeを含むSi/Ge結晶上に歪シリコン薄膜を形成する手法や、(2)Si/Ge層を酸化することによりGe濃度を高めた膜の形成法(酸化濃縮法)を考案した。これらの歪み入りシリコンやその関連構造を用いて作られたSOI型MOSFETは、従来型のMOS素子よりも、高速で動作することが実証されており、従来型のMOSFETの動作限界を超えるための新素子構造として期待を集めている。

以上のように、高木氏が電子の輸送現象の解明と制御に関する学術的研究を基に、集積回路の高性能化の道を示した意義は大きく、この研究成果は日本IBM科学賞受賞にふさわしいものである。

※所属名および役職は、受賞時のものです。